Universidad de San Carlos de Guatemala
Facultad de Ingeniería
Organización Computacional
Ing. Fernando Paz
Auxiliares: Rony Lopez y Melvin Valencia

Práctica #2

Megan Patricia Fonseca	202200126
David Arturo Chanquin	202300611
Jorge Ivan Samayoa	202307506
Mayelin Lucía Quevedo Camey	202307771
Glendy Aracely De León Cajero	202102379

Introducción

La siguiente práctica titulada “Lógica Binaria y Combinacional”, tiene como objetivo el diseño e implementación de LogicCalc, el cuál es un prototipo de calculadora digital que funciona como la Unidad Aritmética Lógica (ALU) de los procesadores. Este sistema operará bajo lógica combinacional para procesar dos operandos de entrada de 4 bits. La ALU se dividirá en tres bloques funcionales: Aritmético, Lógico y Comparativo. El bloque aritmético contará con las operaciones suma, resta, multiplicación y potencia; el bloque lógico contará con las operaciones OR, AND, NAND y XNOR y la unidad comparativa será la encargada de determinar el número mayor y menor de las dos entradas; los resultados serán procesados mediante compuertas TTL y decodificadores para ser representados en displays de 7 segmentos.

Objetivos

Objetivo General

Diseñar y construir un prototipo funcional de Unidad Aritmética Lógica (ALU) denominado LogicCalc, basado exclusivamente en principios de lógica combinacional para ejecutar operaciones aritméticas y lógicas mediante el uso de compuertas y circuitos integrados estándar.

Objetivos Específicos

1. Implementar un bloque aritmético que sea capaz de procesar dos operandos binarios para realizar de forma correcta operaciones de suma, resta, multiplicación y potencia, gestionando el acarreo necesario..

2. Desarrollar un bloque lógica que ejecute las operaciones AND, OR, NAND, y XNOR bit a bit, visualizando los resultados a través de un arreglo de luces LED. .

3. Integrar una unidad comparativa para evaluar dos números de entrada y determinar cuál es el mayor y cuál es el menor, mostrando los resultados mediante displays de 7 segmentos..

4. Simular el diseño de la Unidad Aritmética Lógica en proteus para validar que la lógica combinacional funcione correctamente..

5. Construir físicamente el circuito en protoboards utilizando únicamente componentes TTL y documentar todo el diseño en un informe técnico..

Presupuesto

Cantidad	Descripción	Precio unitario	Precio total
8	Transistores 2N2222	Q1.00	Q8.00
2	Dip Switch (4 posiciones)	Q4.00	Q8.00
1	Dip Switch (3 posiciones)	Q3.00	Q3.00
7	74LS04 NOT	Q5.50	Q38.50
8	74LS32 OR	Q5.00	Q40.00
14	74LS08 AND	Q5.00	Q70.00
34	LEDS	Q1.00	Q34.00
20	Resistencias 1K	Q1.00	Q20.00
28	Resistencias 220	Q0.75	Q21.00
9	74LS86 XOR	Q6.00	Q54.00
1	74LS138 Demux	Q6.00	Q6.00
10	74LS157 Multiplexor	Q7.00	Q70.00
10	74LS83 Sumador	Q15.00	Q150.00
4	74LS48 Decoders	Q9.00	Q36.00
4	Display 7 segmentos	Q5.00	Q20.00
		Total	Q578.50

Aportaciones individuales

David Arturo Chanquin:

- Implementación física de la unidad lógica.

Megan Patricia Fonseca:

- Implementación física de operación matemática resta
- Unificación física completa de la Unidad Aritmética Lógica
- Implementación física de la comparación.

Jorge Ivan Samayoa:

- Diseño de las compuertas NAND y XNOR en proteus.
- Diseño unificado de la Unidad Aritmética Lógica
- Implementación física de la operación matemática potencia.
- Diseño de la comparación en proteus.

Mayelin Lucía Quevedo:

- Implementación física de la operación matemática multiplicación.
- Diseño del controlador de la ALU en proteus.
- Diseño de las operaciones suma, resta y multiplicación en proteus.
- Implementación física de la comparación.

Glendy Aracely De León:

- Diseño de las compuertas lógicas OR y AND.
- Implementación física de la operación matemática suma.
- Implementación física de la comparación.

Conclusiones

1. Compresión de la arquitectura de la ALU a través del diseño exclusivo con lógica combinacional y la ausencia de elementos secuenciales, se demuestra cómo las compuertas ejecutan operaciones complejas utilizando únicamente compuertas lógicas e integrados estándar para procesar el binario.

2. La estructuración del circuito en bloques funcionales independientes para facilitar el diseño como el diagnóstico de errores. Esta separación gestionada por señales de control asegura que las unidades sean mutuamente excluyentes en su visualización.

3. Validación práctica frente a la simulación, la metodología exigida en la práctica resalta la importancia de la doble validación del diseño digital. Simular inicialmente el circuito garantiza la integridad de las funciones booleanas y la lógica de correos, lo cual es un paso crítico para el montaje en protoboard.

Diagramas de Diseño






RESTA
RESULTADO
NEGATIVO COMPLEMENTO 2
POSITIVO COMPLEMENTO 2
D15
D16
D17
D18
D13
D14
U42
U27:B
U27:C
U31
U26:C
U26:D
U22:D
U35:A
U25:C
U27:D
U38:A
U32
U35:B
U35:C
U37:A
U36:A
U37:B
U34:A
U34:B
U33
U36:B
U36:C
U40:A
U39:A
U40:B
U34:C
U34:D
U41
U39:B
U39:C
U40:C
U39:D
U40:D
U43
U44
U45
U46
U47
U48


MULTIPLICACION
R38
R39
R40
R41
R42
R43
R44
R45
D25
D23
D19
D20
D21
D22
D24
D26
LED-RED
U35:D
U36:D
U49:A
U49:B
U49:C
U49:D
U50:A
U50:B
U50:C
U50:D
U52:A
U52:B
U52:C
U52:D
U54:A
U54:B
U51
U53
U55
74LS83
7408
MUL1
MUL2
MUL3
MUL4
MUL5
MUL6
MUL7
MUL8


POTENCIA


AND
OR
NAND
XNOR
U13:A
U13:B
U13:C
U13:D
U14:A
U14:B
U14:C
U14:D
U6:A
U6:B
U6:C
U6:D
U1:A
U1:B
U1:C
U1:D
U15
U11
U16
U17:A
U17:B
U17:C
R18
R19
R28
R29
D1
D2
D3
D4
OR_LOGIC
UNIDAD LOGICA


COMPARATIVO
SA_A
SB_A
SC_A
SD_A
SE_A
SF_A
SG_A
SA_B
SB_B
SC_B
SD_B
SE_B
SF_B
SG_B
U57
74157
U56
7485
U25:D
7432
U58
74157
U59
7448
U60
7448
A0
A1
A2
A3
B0
B1
B2
B3


CONTROLADOR
UNIDAD LOGICA
SUMA
COMPARATIVO
RESTA
MULTIPLICACION
POTENCIA
AND
OR
NAND
XNOR
SUMA1
SUMA2
SUMA3
SUMA4
SUMA5
SUMA6
AUXILIAR
RESULTADO
NEGATIVO COMPLEMENTO 2
POSITIVO COMPLEMENTO 2
NUMERO 1
NUMERO 2